实验环境
- 开发板：勤谋电子 Intel Altera Cyclone IV FPGA 开发板 EP4CE15 开发板
- IDE：Quartus (Quartus Prime 18.0) Standard Edition
- 下载器：USB Blaster下载器 ALTERA CPLD/FPGA下载线
实现功能
- 实时频率测量
- 测量范围1Hz-50Mhz
- 测量误差0.0005%@20MHz
- uart串口打印
不足思考
- 可以使用PLL提高sys_clk，使测量范围增到100MHz
- 程序逻辑复杂，还需简化
- 自适应闸门时间，在高频的时候提高实时测量的频率，低频的时候又可以准确测量，可使测量范围下限更小